As questões deste guia de estudos foram escolhidas de provas anteriores para preparar você para a segunda prova do curso no Semestre 2021.2
Leia o assunto relativo a cada questão no livro texto(aconselhável), na homepage ou em notas de aulas, antes de tentar a solução.
As soluções são descobertas enquanto tenta resolver as questões. Se cometer alguns erros , considere isto parte do processo de aprendizagem.
Tente resolver sem qualquer ajuda externa(livro, anotações ou colegas).
Um melhor rendimento é obtido se você resolver cada questão, assim pode medir seu nível de aprendizado.
Para cada problema determine uma solução completa, incluindo tabelas, equações e circuitos.
Simplifique as equações dos problemas que exigem simplificação.
Após resolver os exercícios, verifique sua solução, comparando com outras soluções de colegas e, por último, com as respostas, clicando nos links Solução, abaixo do enunciado de cada questão.
1.A figura abaixo mostra o diagrama lógico de contador de quatro bits. Analise sua operação, determine o módulo e desenhe as formas de onda para cada sinal de saída A, B, C e D. Use o sinal de clock abaixo e admita que o conteúdo inicial do contador seja igual à representação BCD do segundo maior dígito do seu CPF, se o CPF fôr par; e igual à representção BCD do segundo menor dígito do CPF, se o CPF fôr ímpar. Solução
Fig.1
2.O sinal de sincronismo de um circuito digital tem uma freqüência de 35,70MHz e deseja-se um sinal de saída com freqüência igual a 2,55MHz. Empregando somente o CI 74LS93 abaixo e uma porta AND de duas entradas, projete o circuito indicando claramente a entrada, a saída e todas as conexões necessárias. Solução
Fig.2
3.Para o circuito com o CI 74HC283 mostrado na Fig.3, sabendo que D1C1B1A1 D0C0B0A0 são iguais `as representações BCD dos números de controle do seu CPF, determine as saídas b6b5b4b3b2b1b0. Solução
Fig.3
4.A Fig.4 abaixo mostra o circuito lógico do registrador de 4-bits, com clock CLK, entradas D0D1D2D3, e entrada S/L', com as ligações mostradas. No início, o registrador está RESETADO e com as entradas D0D1D2D3 igual à representação em BCD do segundo maior número do seu CPF, então preencha a tabela com os estados do registrador depois de cada transição de gatilhamento do CLK. Solução
Fig.4
5.A figura abaixo mostra dois circuitos seqüênciais e as formas-de-ondas dos sinais de entrada. Supondo que os circuitos estão inicialmente no estado reset, explique a diferença entre os sinais CLK e EN e desenhe as formas-de-ondas dos sinais de saída X e L. Solução
