Fig.1
Fig.2
3.A Fig.3 abaixo mostra o circuito lógico do registrador de 6-bits 74ALS174, com clock CP, entradas D5D4D3D2D1D0, e entrada MR', com as ligações mostradas. No início, o registrador está RESETADO e com a Entrada D5 igual aos 8-bits da representação em BCD dos dois números mais significativos do CPF, então preencha as formas de ondas da Entrada D5 e das saídas Q5Q4Q4Q3Q2Q1Q0, depois de cada transição de gatilhamento do clock CP.
Solução
Fig.3
![]() |
Atualizada em 20/04/23