Sistemas Digitais - Segunda Lista de Exercícios

lista1_label

Roteiro

As questões deste guia de estudos foram escolhidas de provas anteriores para preparar você para a segunda prova do curso no Semestre 2018.2
Leia o assunto relativo a cada questão no livro texto(aconselhável), na homepage ou em notas de aulas, antes de tentar a solução.
As soluções são descobertas enquanto tenta resolver as questões. Se cometer alguns erros , considere isto parte do processo de aprendizagem.
Tente resolver sem qualquer ajuda externa(livro, anotações ou colegas).
Um melhor rendimento é obtido se você resolver cada questão, assim pode medir seu nível de aprendizado.
Para cada problema determine uma solução completa, incluindo tabelas, equações e circuitos.
Simplifique as equações dos problemas que exigem simplificação.
Após resolver os exercícios, verifique sua solução, comparando com outras soluções de colegas e, por último, com as respostas, clicando nos links Solução, abaixo do enunciado de cada questão.

1.O circuito seqüêncial síncrono (FSM) da Fig.1 tem uma entrada x e quatro saídas z₀, z₁, z₂ e z₃. Analise o circuito e determine a tabela de estados abaixo. Considere que x é igual à sequencia de bits da representação BCD dos tres números mais significativos do seu CPF. Considere o estado inicial Q_AQ_B= 01, se o segundo menor dígito de seu CPF é par, e Q_AQ_B= 10, se o segundo menor dígito de seu CPF é ímpar.
Solução

Fig.1

Estado Presente(PS)	Entrada	Saídas	Estado Seguinte(NS)
Q_AQ_B	x	z₀z₁z₂z₃	Q_AQ_B

2.A Fig.2 mostra o controlador de registrador de deslocamentos e a arquitetura do processador controlado. Sabendo que os registradores são de 8-bits e inicialmente α tem os dois dígitos mais significativos(em BCD) do seu CPF e β está com os dois dígitos de controle(em BCD) do seu CPF, diga quais os conteúdos, em HEXA, dos registradores α, β , CI, ACC e FFs ABCDE(em binário), depois da última microoperação realizada.
Solução

Fig.2

α = ______________β=______________CI =_______________ACC =_______________FFs ABCDEF =_______________

3.Um circuito sequencial FSM apresenta o diagrama de estados mostrado na Fig.3 abaixo. A FSM tem duas entradas Y1Y0 e uma saída Z síncronas. Considerando que a entrada Y1 é igual à sequência de bits dos cinco dígitos mais significativos e Y0 é igual à sequência de bits dos cinco dígitos menos significativos do número de seu CPF, em código BCD, determine a tabela de estados da FSM. Considere que os bit mais siginificativos são o primeiro valor de Y1Y0 na sequência e x representa uma entrada don't care. Se seu CPF é par, o estado inicial deve ter atribuição de estado com paridade ímpar; se seu CPF é ímpar, o estado inicial deve ter atribuição de estado com paridade par, e siga a sequencia determinada pelas entradas Y1Y0 do seu CPF.
Solução

PS	Y1Y0	Z	NS

Fig.3

4.Na arquitetura do processador abaixo, está sendo empregada uma memória com capacidade igual a 64K palavras e cada palavra com 22 bits de comprimento. Então responda:
(a)Qual é o número de instruções que podem ser incorporados ao processador?
(b)Qual o tamanho, em bits, dos registradores PC, MAR, OPR e GPR?
Solução

Fig.4

5.A arquitetura simplificada do processador da Fig.5 tem quatro instruções PARAR, SOMAR, SUBTRAIR e TRANSFERIR, cujos códigos de operação estão mostrados abaixo. Na mmória do processador tem um programa armazenado a partir do endereço 000000 cujo conteúdo em linguagem de máquina está mostrado abaixo. Sabendo que nas posições de memória 111011, 111100 e 111101 tem a representação BCD dos 6 dígitos mais significativos do seu CPF, determine o conteúdo da locação de memória 111110 após a conclusão do programa.Justifique.
Solução

Fig.5