 |
O sinal MUX, uma entrada de seleção de multiplexador, controla quais os bits de endereços, se a parte superior ou inferior do endereço, serão apresentados nas entradas de endereços da memória DRAM.
Evento |
|
| t0 | MUX torna-se BAIXO para aplicar os bits de endereço de linha às entradas de endereço da DRAM |
| t1 |  é colocado BAIXO para carregar o endereço de linha na DRAM |
| t2 | MUX torna-se ALTO para aplicar os bits de endereço de coluna às entradas de endereço da DRAM |
| t3 |  vai para nível BAIXO para carregar o endereço de coluna na DRAM |
| t4 | DRAM coloca dados válidos da célula de memória selecionada na linha DATA OUT(Saída de Dados) |
| t5 | , , MUX e DATA OUT voltam ao estado inicial |
|
| |
Evento |
|---|---|
| t0 | MUX torna-se BAIXO para aplicar os bits de endereço de linha às entradas de endereço da DRAM |
| t1 | é colocado BAIXO para carregar o endereço de linha na DRAM |
| t2 | MUX torna-se ALTO para aplicar os bits de endereço de coluna às entradas de endereço da DRAM |
| t3 | vai para nível BAIXO para carregar o endereço de coluna na DRAM |
| t4 | Dados a serem escritos são colocados nos pinos de dados(DATA IN) da DRAM |
| t5 | R/W é pulsado BAIXO para escrever os dados na célula selecionada |
| t6 | Os dados de entrada são removidos dos pinos de entrada de dados(DATA IN) da DRAM |
| t7 | , , MUX e R/W voltam ao estado inicial |
 |
Questões para Revisão |
 |
Memórias DRAMs apresentam muita dúvidas para o usuário na hora de escolher. |
Atualizada em
