1.Para um latch com portas NOR, qual o estado ativo das entradas do latch?
A.As duas entradas ALTAS
B.Uma entrada ALTA e outra "don't care"
C.As duas entradas BAIXAS
D.Uma entrada ALTA e outra BAIXA
2.Para um latch com portas NOR, qual o estado inativo das entradas do latch?
A.Uma entrada ALTA e outra BAIXA.
B.Uma entrada ALTA e outra "don't care"
C.As duas entradas BAIXAS
D.As duas entradas ALTAS
3.Qual é o estado normal inativo das entradas SET' e RESET'? Qual é o estado ativo de cada entrada?
4.A entrada SET' nunca pode ser usada para fazer Q = 0.
(Verdadeiro ou Falso)
5.Quais serão os estados de Q e Q` após um latch ter sido reiniciado (limpo)?
A.Q=1, Q`=0
B.Q=0, Q`=1
C.Q=0, Q`=X
D.Q.=X, Q`=1
6.Quando a tensão é aplicada pela primeira vez a qualquer circuito Latch, é impossível prever os estados iniciais de Q e Q'. O que pode ser feito para garantir que um latch com portas NAND sempre comece no estado Q = 1?
7.Um latch D está em seu modo transparente quando EN = 0.
(Verdadeiro ou Falso)
8.Em um latch D, a entrada D pode afetar Q somente quando EN = 1.
(Verdadeiro ou Falso)
9.Em um latch D, a entrada D pode afetar Q somente quando EN = 1.
(Verdadeiro ou Falso)
Atualizada em 17/03/23
